陳韋廷

本文由半導體產業(yè)縱橫（ID：ICVIEWS）編譯自ieeespectrum

二維半導體材料的研究和應用正處于快速發(fā)展階段。

英特爾、三星和臺積電等芯片制造巨頭預見到未來硅晶體管的關鍵部件將被厚度僅為幾個原子的半導體所取代。盡管他們已經報告了朝著這一目標取得的進展，但普遍認為這一未來還需要十多年的時間。如今，一家從麻省理工學院分離出來的初創(chuàng)公司聲稱已經破解了制造商業(yè)規(guī)模二維半導體的密碼，并預計芯片制造商將在原有時間的一半內將其集成到先進的芯片中。

CDimension開發(fā)了一種在硅上生長二硫化鉬（MoS2）——一種二維半導體的工藝，該工藝溫度足夠低，不會損壞底層硅電路。這有望在現有硅電路上方集成多層二維晶體管，并最終實現由二維器件制成的多層3D芯片。

“很多人認為二維半導體仍處于實驗室階段，”CDimension首席執(zhí)行官兼聯合創(chuàng)始人JiadiZhu表示?！暗獵Dimension擁有專為二維材料生長設計的專有工具……而且我們已經解決了許多關鍵的（二維材料）問題，包括晶圓級均勻性、器件性能和變化、器件可靠性以及與硅制造工藝的兼容性?！彼硎荆偠灾?，二維半導體已準備好進入工業(yè)化發(fā)展階段。

CDimension的許多計劃都取決于一種專有工藝，它使用這種工藝在僅約200°C的溫度下在硅和其他基板上在整個300毫米晶圓上生長單層MoS2。2D材料通過化學氣相沉積形成，其中蒸發(fā)的前體化學物質在表面發(fā)生反應以覆蓋表面。但通常制造2D材料的反應需要高達1000°C的溫度。這個溫度太高了，會損壞制造晶體管所需的任何底層結構。如今，研究人員通過單獨沉積2D半導體然后將其精確地轉移到硅晶片上來解決這個問題。但CDimension的系統可以直接在硅晶片上生長材料而不會造成損壞。

2D半導體業(yè)務

這家初創(chuàng)公司目前的部分業(yè)務是運送生長有二維材料的硅晶圓，以便客戶對其進行評估并構建器件?；蛘?，客戶可以發(fā)送已經加工好的晶圓，使其上帶有硅電路或結構。CDimension隨后可以在晶圓上生長二硫化鉬或其他二維材料，并將其送回給客戶，這樣客戶就可以將一層二維器件與硅電路集成在一起。

后者可能是二維半導體的首個工業(yè)化應用?！拔覀冋谡故竟杓佣S材料的可能性，”Zhu教授說。“但二維材料也可能用于高度可擴展的邏輯器件。這可能是下一步。”

英特爾、三星和臺積電等芯片制造商在2024年12月的IEEE國際電子設備會議上報告了旨在用MoS2和其他2D半導體取代未來晶體管中的硅納米片的研究。在同一會議上，Zhu和他的IEEE院士TomásPalacios和JingKong麻省理工學院實驗室的同事們證明，低溫合成可以生產具有多個堆疊通道的MoS2晶體管，類似于納米片晶體管。（Palacios是CDimension的戰(zhàn)略顧問。）通過縮小設備尺寸，該團隊預測此類設備在功耗、性能和占用面積方面可以滿足甚至超越未來10A（1納米）節(jié)點的要求。

Zhu表示，采用二維半導體的一大動機是降低功耗。晶體管在開啟（動態(tài)功耗）和關閉（靜態(tài)功耗）時都會損耗功率。由于二維晶體管的厚度僅為0.6納米多一點，因此其工作電壓僅為當今硅器件的一半，從而節(jié)省了動態(tài)功耗。當它們關閉時，最需要擔心的是漏電流。但二硫化鉬的帶隙是硅的兩倍多，這意味著電荷泄漏到器件中需要更多的能量。Zhu表示，使用CDimension材料制造的器件功耗僅為硅器件的千分之一。

除了電子傳導（n型）半導體二硫化鉬（MoS2）外，這家初創(chuàng)公司還提供p型半導體二硒化鎢，以及二維絕緣膜，例如六方氮化硼。如果二維半導體想要在未來的CMOS芯片中占據主導地位，那么所有這些技術組合都是必需的。

二維半導體材料的研究和應用正處于快速發(fā)展階段。隨著新材料的不斷發(fā)現和器件設計技術的不斷進步，二維材料在信息技術、能源、生物醫(yī)學等領域的應用前景將更加廣闊。預計未來二維材料將與傳統硅基材料相互補充，共同推動信息技術的創(chuàng)新發(fā)展。

*聲明：本文系原作者創(chuàng)作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。

想要獲取半導體產業(yè)的前沿洞見、技術速遞、趨勢解析，關注我們！