時(shí)刻新聞
司善
一、Bump介紹
在先進(jìn)封裝中，“Bump”通常指凸塊，是一種關(guān)鍵的連接技術(shù)。它是在芯片表面制作的小凸起，一般只有幾十到幾百微米大小，主要作用是提供芯片與其他電子元件之間的電氣連接，從倒裝焊FlipChip出現(xiàn)就開始普遍應(yīng)用了，Bump的形狀也有多種，最常見的為球狀和柱狀，也有塊狀等其他形狀。Bump起著界面之間的電氣互聯(lián)和應(yīng)力緩沖的作用，從Bondwire工藝發(fā)展FlipChip工藝的過程中，Bump起到了至關(guān)重要的作用。
隨著工藝技術(shù)發(fā)展，Bump尺寸越來越?。築ump的發(fā)展趨勢是尺寸不斷縮小，從球柵陣列焊球（BGAball），其直徑范圍通常在0.25-0.76mm，到倒裝凸點(diǎn)（FCBump），也被稱為可控塌陷芯片焊點(diǎn)（C4solderjoint），其直徑范圍通常在100-150μm。行業(yè)內(nèi)正朝著20μm甚至小于10μm的方向推進(jìn)，凸點(diǎn)間距越小，凸點(diǎn)密度越高，封裝集成度越高，技術(shù)難度也越大。對于20μm以上的間距，可采用基于熱壓鍵合（TCB）的微凸塊連接技術(shù)，未來混合鍵合（HB）銅對銅連接技術(shù)有望實(shí)現(xiàn)10μm以下的凸塊間距和更高的凸點(diǎn)密度，并帶動(dòng)帶寬和功耗雙提升。
工藝流程：通常包括清洗、濺鍍、曝光、顯影、電鍍、去膠、蝕刻和良品測試等環(huán)節(jié)。具體而言，先在晶圓表面沉積鈦或鈦鎢作為阻擋層，再沉積銅等作為種子層；然后旋涂光刻膠，通過光刻曝光和顯影得到所需圖形；接著進(jìn)行電鍍形成凸點(diǎn)下金屬化層（UBM），去除光刻膠并蝕刻掉多余的種子層和阻擋層；之后進(jìn)行植球工序，將助焊劑和錫球印刷到UBM上；最后經(jīng)過回流爐使錫球熔化與UBM形成良好結(jié)合。
凸塊制造技術(shù)是諸多先進(jìn)封裝技術(shù)實(shí)現(xiàn)和發(fā)展演化的基礎(chǔ)：經(jīng)過多年的發(fā)展，凸塊制作的材質(zhì)主要有金、銅、銅鎳金、錫等，不同金屬材質(zhì)適用于不同芯片的封裝，且不同凸塊的特點(diǎn)、涉及的核心技術(shù)、上下游應(yīng)用等方面差異較大。
一、金凸塊
主要特點(diǎn)：
優(yōu)點(diǎn)：高導(dǎo)電性、抗腐蝕性強(qiáng)、鍵合工藝成熟、無需底部填充（Underfill）。
缺點(diǎn)：成本高（黃金價(jià)格昂貴）、硬度低易變形、高溫下可能與焊料形成脆性金屬間化合物（IMC）。
關(guān)鍵參數(shù)：典型尺寸為50-150μm，間距100-250μm。
應(yīng)用領(lǐng)域：1）高頻、高可靠性器件：RF模塊、光通信器件、毫米波雷達(dá)；2）醫(yī)療、航空航天：植入式醫(yī)療設(shè)備、衛(wèi)星電子元件；3）FlipChip封裝早期應(yīng)用：如早期手機(jī)芯片、FPGA。
工藝流程：
二、銅鎳金凸塊
主要特點(diǎn)：
優(yōu)點(diǎn)：結(jié)合銅的低成本和金的抗腐蝕性，Ni層作為擴(kuò)散阻擋層抑制Cu-SnIMC生長。
缺點(diǎn)：工藝復(fù)雜度高（三層金屬沉積），需嚴(yán)格控制Ni層厚度（過薄易穿透，過厚易脆）。
關(guān)鍵參數(shù)：Cu柱高度50-100μm，Ni層厚度3-5μm，Au層厚0.3-1μm。
應(yīng)用領(lǐng)域：1）汽車電子：ECU（電子控制單元）、功率模塊；2）工業(yè)設(shè)備：高可靠性傳感器、控制器；3）消費(fèi)電子：中高端手機(jī)攝像頭模組、指紋識(shí)別芯片。
工藝流程：
三、銅柱凸塊
主要特點(diǎn)：
優(yōu)點(diǎn)：低電阻（銅導(dǎo)電性優(yōu)于錫）、高熱導(dǎo)率、更好的機(jī)械穩(wěn)定性（抗跌落測試）、適合細(xì)間距（≤50μm）。
缺點(diǎn)：易氧化（需表面處理）、Cu-SnIMC生長可能導(dǎo)致可靠性問題。
關(guān)鍵參數(shù)：Cu柱直徑10-50μm，高度30-60μm，表面通常有Ni/Au或Sn/Ag涂層。
應(yīng)用領(lǐng)域：1）高性能計(jì)算：CPU、GPU、HBM（高帶寬內(nèi)存）；2）5G通信：RF前端模塊、高速SerDes芯片；3）AI芯片：需要高密度I/O的ASIC、FPGA。
工藝流程：
四、錫凸塊
主要特點(diǎn)：
優(yōu)點(diǎn)：工藝簡單、成本低、自對準(zhǔn)能力強(qiáng)（回流時(shí)液態(tài)表面張力）。
缺點(diǎn)：電性能較差（電阻高于銅）、熱循環(huán)可靠性有限（錫易疲勞）。
關(guān)鍵參數(shù)：典型成分為SnAgCu（SAC）合金，尺寸30-200μm，間距50-400μm。
應(yīng)用領(lǐng)域：1）消費(fèi)電子：智能手機(jī)、平板電腦、可穿戴設(shè)備；2）存儲(chǔ)芯片：DDR、NANDFlash封裝；3）低成本/中低端器件：如WiFi模塊、藍(lán)牙芯片。
工藝流程：
五、技術(shù)對比與選擇標(biāo)準(zhǔn)
凸塊類型
成本
電性能
熱性能
可靠性
工藝復(fù)雜度
最小間距
典型應(yīng)用
金凸塊
高
優(yōu)
良
優(yōu)
低
100μm+
RF器件
醫(yī)療設(shè)備
銅鎳金凸塊
中
良
良
優(yōu)
中高
80μm+
汽車電子
工業(yè)控制
銅柱凸塊
中
優(yōu)
優(yōu)
良
高
≤50μm
HPC
5G
AI芯片
錫凸塊
低
良
中
中
低
50μm+
消費(fèi)電子
存儲(chǔ)芯片
六、Bump在FlipChip（倒片封裝）中的應(yīng)用
倒片封裝技術(shù)因其將芯片上的凸點(diǎn)翻轉(zhuǎn)并安裝于基板等封裝體上而得名，是一種實(shí)現(xiàn)芯片與板（如基板）電氣連接的互連技術(shù)，鍵合至基板或形成焊接凸點(diǎn)過程中不存在任何工藝方面限制；倒片封裝憑借其優(yōu)越的電氣性能（不存在電氣連接I/O引腳數(shù)量和位置限制，電信號(hào)傳輸路徑短于引線鍵合），已經(jīng)很大程度上取代了引線鍵合。倒片封裝體中凸點(diǎn)（Bump）是基于晶圓級工藝而完成的，而后續(xù)工序則與傳統(tǒng)封裝工藝相同。
倒裝芯片凸點(diǎn)制作工藝流程
二、RDL介紹
RDL（RedistributionLayer）即重分布層，是先進(jìn)封裝中實(shí)現(xiàn)芯片水平方向電氣延伸和互連的關(guān)鍵技術(shù)，在3D/2.5D封裝集成以及FOWLP（扇出型晶圓級封裝）中應(yīng)用廣泛。
一、工作原理
通過在芯片表面沉積金屬層和相應(yīng)的介電層，形成金屬導(dǎo)線，將IO端口重新設(shè)計(jì)到更寬敞的區(qū)域，構(gòu)建出表面陣列布局。簡單來說，就是把芯片原本位于邊緣或四周的I/O觸點(diǎn)，通過半導(dǎo)體工藝延伸到芯片表面其他位置，擴(kuò)展布局到占位更寬松的區(qū)域，實(shí)現(xiàn)I/O觸點(diǎn)的重新布線。
二、優(yōu)勢
降低設(shè)備成本：打破了傳統(tǒng)封裝中昂貴且耗時(shí)的引線鍵合和倒裝芯片鍵合工藝的束縛，通過減少設(shè)備所需的元件數(shù)量，有效降低設(shè)備成本。
減少占地面積：可將多個(gè)芯片集成到單個(gè)封裝中，極大地減少器件的整體占地面積，滿足智能手機(jī)、可穿戴設(shè)備等對空間要求極高的產(chǎn)品需求。
改善電氣性能：RDL中介層信號(hào)通孔尺寸極小，可大幅改善SerDes信號(hào)完整性，其金屬厚度優(yōu)勢也能提升內(nèi)存SI，同時(shí)低損耗介電材料可降低介電損耗，優(yōu)化整個(gè)封裝的電氣性能。
提高設(shè)計(jì)靈活性：RDL介質(zhì)層利用精細(xì)的線路寬度和間距，減少路由干擾，支持更多引腳數(shù)量，使I/O觸點(diǎn)間距更靈活，凸點(diǎn)面積更大，為芯片設(shè)計(jì)提供更大自由度。
三、工藝流程
在重新分配層工藝中，首先通過濺射工藝創(chuàng)建一層金屬薄膜，之后在金屬薄膜上涂覆厚層光刻膠。隨后利用光刻工藝?yán)L制電路圖案，在電路圖案的曝光區(qū)域電鍍金層，以形成金屬引線。由于重新分配工藝本身就是重建焊盤的工藝，因此確保引線鍵合強(qiáng)度是十分重要的。這也正是被廣泛用于引線鍵合的材料—金，被用于電鍍的原因。
四、應(yīng)用領(lǐng)域
RDL技術(shù)已廣泛應(yīng)用于MEMS器件、傳感器、功率器件、存儲(chǔ)器、微處理器和圖形處理器等眾多領(lǐng)域的封裝，為實(shí)現(xiàn)更小、更快、更高效的芯片設(shè)計(jì)提供技術(shù)支撐。
在WLP中：在FIWLP/FOWLP中，RDL是最為關(guān)鍵的技術(shù)，通過RDL將IOPad進(jìn)行扇入Fan-In或扇出Fan-Out，形成不同類型的晶圓級封裝。
在2.5D中：除了硅基板上的TSV，RDL同樣不可或缺，通過RDL將網(wǎng)絡(luò)互聯(lián)并分布到不同的位置，從而將硅基板上方芯片的Bump和基板下方的Bump連接。
在3D中：對于上下堆疊是同一種芯片，通常TSV就可以直接完成電氣互聯(lián)功能了，而堆疊上下如果是不同類型芯片，則需要通過RDL重新布線層將上下層芯片的IO進(jìn)行對準(zhǔn)，從而完成電氣互聯(lián)。
五、技術(shù)發(fā)展
目前4層RDL技術(shù)已經(jīng)成熟，良率可達(dá)99%，能滿足約85%的封裝需求。未來，RDL工藝將朝著提高粘附力，減少熱循環(huán)過程中的機(jī)械應(yīng)力和熱應(yīng)力的方向發(fā)展，同時(shí)對布線檢測等設(shè)備也提出了更高要求。
三、Wafer
在先進(jìn)封裝四要素中，Wafer（晶圓）是集成電路的基礎(chǔ)載體，也是RDL和TSV的介質(zhì)和載體。
一、材料與結(jié)構(gòu)
晶圓通常是薄片狀的硅片，現(xiàn)代晶圓幾乎是純硅材料，雜質(zhì)含量極低，晶體結(jié)構(gòu)需非常完美，以避免制造過程中產(chǎn)生缺陷。此外，還有化合物半導(dǎo)體材料晶圓，如氮化鎵（GaN）和碳化硅（SiC）晶圓，適用于5G通信、射頻器件和電動(dòng)汽車等高端應(yīng)用場景。
二、尺寸規(guī)格
其尺寸（直徑）隨著工藝進(jìn)步不斷擴(kuò)大，早期晶圓直徑只有幾英寸，現(xiàn)代已達(dá)到300mm（12英寸），甚至正在開發(fā)450mm（18英寸）的晶圓。更大的晶圓尺寸意味著一片晶圓上可加工的芯片數(shù)量增加，能提高生產(chǎn)效率并降低成本。
三、作用與功能
晶圓是制造集成電路（IC）的平臺(tái)，所有的芯片電路都在晶圓上進(jìn)行加工形成，每一個(gè)芯片（Die）都是從晶圓上切割下來的。同時(shí)，可以在Wafer上制作硅基板實(shí)現(xiàn)2.5D集成，也是WLP（晶圓級封裝）的承載晶圓。
四、工藝要求
為滿足芯片尺寸不斷縮小和集成度不斷提高的需求，對晶圓純度、平整度和結(jié)構(gòu)缺陷控制要求極高。晶圓制造需在高度控制的環(huán)境下進(jìn)行，包括生長單晶硅棒、切割、拋光和清洗等一系列復(fù)雜工藝。
晶圓承載系統(tǒng)工藝：是指針對晶圓背面減薄進(jìn)行進(jìn)一步加工的系統(tǒng)，該工藝一般在背面研磨前使用。晶圓承載系統(tǒng)工序涉及兩個(gè)步驟：首先是載片鍵合，需將被用于硅通孔封裝的晶圓貼附于載片上；其次是載片脫粘，即在如晶圓背面凸點(diǎn)制作等流程完工后，將載片分離。
晶圓邊緣切筋工藝：對于采用硅通孔工藝封裝的晶圓，在其進(jìn)行載片鍵合前，應(yīng)先對晶圓正面邊緣進(jìn)行切筋并去除修剪部分。
五、發(fā)展趨勢
隨著先進(jìn)封裝技術(shù)向更小的節(jié)點(diǎn)（如3nm、2nm）發(fā)展，晶圓制造工藝也在不斷進(jìn)步，將更依賴于不同類型晶圓（如硅基和化合物半導(dǎo)體基晶圓）的結(jié)合，以實(shí)現(xiàn)高效能的芯片封裝和集成。
四、TVS介紹
TSV（Through-SiliconVia，硅通孔）是先進(jìn)封裝技術(shù)中的一種關(guān)鍵垂直互連技術(shù)。它通過在芯片內(nèi)部打通通道，實(shí)現(xiàn)電氣信號(hào)的垂直傳輸，可顯著提高芯片之間的數(shù)據(jù)傳輸效率，減少信號(hào)延遲，降低功耗，并提升封裝的集成密度。
一、工作原理
基于硅片中的深孔刻蝕技術(shù)，先在硅片中打孔，再填充銅等導(dǎo)電材料形成電氣連接。這些通孔貫穿整個(gè)芯片厚度，可將不同芯片層或同一芯片內(nèi)的不同電路相互連接，作為芯片與芯片、芯片與封裝基板、以及芯片內(nèi)部不同電路層之間的高效電氣通道。
二、分類
2.5D封裝中的TSV：通常用于中介層（Interposer）。中介層是帶有TSV的載體，可承載多個(gè)芯片，如處理器和內(nèi)存等，芯片通過TSV在中介層上互連，而非直接堆疊，主要應(yīng)用于高性能計(jì)算和數(shù)據(jù)中心芯片等需要高度互連和高帶寬的系統(tǒng)。
3D封裝中的TSV：實(shí)現(xiàn)了芯片的垂直堆疊，每個(gè)芯片層通過TSV直接相互連接，形成一個(gè)整體，能讓不同功能模塊，如處理器和內(nèi)存高度集成在同一個(gè)封裝中，提高芯片集成密度和性能，同時(shí)減小封裝尺寸。
Via-lastTSV：TSV制作可以集成到生產(chǎn)工藝的不同階段，通常放在晶圓制造階段為Via-first，封裝階段為Via-last（該方案可以不改變現(xiàn)有集成電路流程和設(shè)計(jì)，目前業(yè)界已開始在高端的Flash和DRAM領(lǐng)域采用Via-last技術(shù)，即在芯片周末進(jìn)行硅通孔的TSV制作，然后進(jìn)行芯片或晶圓層疊。
Via-middle（中通孔）封裝工藝：首先在晶圓制造過程中形成通孔，隨后在封裝過程中，于晶圓正面形成焊接凸點(diǎn)。之后將晶圓貼附在晶圓載片上并進(jìn)行背面研磨，在晶圓背面形成凸點(diǎn)后，將晶圓切割成獨(dú)立芯片單元，并進(jìn)行堆疊。
三、工藝流程
中通孔基本工序：首先在晶圓上制作晶體管，隨后使用硬掩模在硅通孔形成區(qū)域繪制電路圖案，之后利用干刻蝕工藝去除未覆蓋硬掩膜的區(qū)域，形成深槽；再利用CVD工藝制備絕緣膜（用于隔絕填入槽中的銅等金屬物質(zhì)，防止硅片被金屬物質(zhì)污染）；此外絕緣層上還將制備一層金屬薄層（將被用于電鍍銅層）作為屏障；電鍍完成后，采用CMP技術(shù)使晶圓表面保持平滑，同時(shí)清除其表面銅基材，確保銅基材只留在溝槽中。
《西游記》經(jīng)典插曲《五百年滄海桑田》鑒賞
五百年滄海桑田，世事變遷。只按照《西游記》的說法，也從王莽篡漢之時(shí)，到了大唐貞觀之治_——。且不說這風(fēng)霜雷電的折磨，也不論忍饑挨餓的苦楚。但只說這五百年的寂寞，便足以壓垮一個(gè)人的心智！孫悟空，這位齊天大圣被壓五行山下五百年！這五百年，他只露著頭，還能伸伸手——。他不時(shí)的想要嘗試動(dòng)一動(dòng)身子，可是有等我繼續(xù)說_。
西游記人生:人到中年不容易,滄海桑田五百年
《西游記》被壓五行山滄海桑田五百年，猴王被困五行山_?？v橫地府本領(lǐng)見，大鬧天宮威名傳。莫怨如來手段硬，只緣大圣心腸軟。觀音指點(diǎn)重生路，保護(hù)高僧取經(jīng)還。
孫悟空被壓在山下500年,都沒有一個(gè)朋友去看他,他們在害怕什么
《大圣歌》是央視86版《西游記》中，孫悟空大鬧天宮后跳出八卦爐時(shí)的插曲_|。當(dāng)音樂響起，節(jié)奏激昂，立刻讓人熱血沸騰，仿佛置身于那場激戰(zhàn)之中。這首歌曲由胡寅寅演唱，旋律動(dòng)聽，為經(jīng)典之作增添了更多色彩|。? 深沉的《五百年滄海桑田》百年桑田滄海，時(shí)光荏苒，世間萬物皆在變遷_。這首歌曲以深沉的旋律，訴說著有幫助請點(diǎn)贊。
來源：紅網(wǎng)
作者：賓夜南
編輯：蔡軍羽
本文為紅辣椒評論 原創(chuàng)文章，僅系作者個(gè)人觀點(diǎn)，不代表紅網(wǎng)立場。轉(zhuǎn)載請附原文出處鏈接和本聲明。