商業(yè)
【IGN全球獨(dú)家】《影之刃零》試玩會(huì)Demo 22分鐘實(shí)機(jī)演示
測(cè)試了頁表項(xiàng)標(biāo)志的正確性，
楊亮
4小時(shí)前
第五屆RISCV：中國(guó)峰會(huì)ED？A《分論壇干》貨滿滿
2025-07-29 05:47:33
81229
第五屆RISC-V中國(guó)峰會(huì)于2025年7月16至19日在上海張江科學(xué)會(huì)堂隆重舉辦，本屆峰會(huì)設(shè)置1場(chǎng)主論壇、9場(chǎng)垂直領(lǐng)域分論壇、5場(chǎng)研習(xí)會(huì)、11項(xiàng)同期活動(dòng)，以及4,500平方米未來科技展覽區(qū)，匯聚數(shù)百家企業(yè)、研究機(jī)構(gòu)及開源技術(shù)社區(qū)參會(huì)。
在7月18日的EDA分論壇上，西門子EDA客戶技術(shù)經(jīng)理李一凡，芯來科技建模工程師徐子泰，晶心科技軟件工程師顏敬哲，思爾芯軟件工程師楊德豪，新思科技應(yīng)用工程師范宇杰，BrekerVerificationSystem創(chuàng)始人,CTO,AdnanHamid，中國(guó)科學(xué)院計(jì)算所副研究員解壁偉，等諸多業(yè)界杰出的工程師，分別從RISC-V系統(tǒng)設(shè)計(jì)的高效調(diào)試，加速RISC-V系統(tǒng)設(shè)計(jì)仿真優(yōu)化、驗(yàn)證等環(huán)節(jié)，探索了開源EDA與RISC-V芯片設(shè)計(jì)的創(chuàng)新探索。
李一凡：TessentUltraSight-V，面向RISC-V系統(tǒng)的高效調(diào)試
隨著RISC-V架構(gòu)的普及，基于RISC-V的系統(tǒng)越來越復(fù)雜，傳統(tǒng)的調(diào)試方法面臨著效率低下和成本高昂的問題，尤其是在涉及復(fù)雜芯片設(shè)計(jì)如2.5D/3D芯片、芯片集成以及難以檢測(cè)的“海森BUG”和數(shù)據(jù)損壞問題。為了解決這些挑戰(zhàn)，西門子EDA客戶技術(shù)經(jīng)理李一凡介紹，公司推出了TessentUltraSight-V，一款專為RISC-V系統(tǒng)設(shè)計(jì)的高效調(diào)試與追蹤解決方案。
TessentUltraSight-V提供了全面的端到端調(diào)試與追蹤功能。它通過硬件IP模塊，如處理器分析模塊和增強(qiáng)型追蹤編碼器，提供高效的調(diào)試和追蹤支持，能夠應(yīng)對(duì)RISC-V系統(tǒng)中的復(fù)雜性。其支持多種通信接口（如USB、JTAG、AXI），并且可與主流開發(fā)環(huán)境（如GDB、VSCode）兼容，極大提高了調(diào)試效率。
該解決方案具有以下核心特點(diǎn)：
高效調(diào)試功能：支持快速內(nèi)存訪問，最小化調(diào)試開銷，并能通過DMA技術(shù)大幅提升調(diào)試速度。
先進(jìn)的追蹤能力：提供周期精確的指令追蹤，并支持多種追蹤模式（如跳轉(zhuǎn)模式、分支預(yù)測(cè)、隱式返回模式）。
可擴(kuò)展性：適用于從單一核到整個(gè)系統(tǒng)的調(diào)試，支持多芯片設(shè)計(jì)，并為每個(gè)芯片提供嵌入式分析和功能監(jiān)控。
驗(yàn)證和集成：與UVM驗(yàn)證環(huán)境集成，確保硬件IP模塊和SoC組件正確連接，支持高效的測(cè)試和驗(yàn)證過程。
通過這一解決方案，西門子EDA幫助企業(yè)簡(jiǎn)化了RISC-V系統(tǒng)的調(diào)試流程，降低了開發(fā)成本，縮短了市場(chǎng)推廣時(shí)間，確保設(shè)計(jì)的可擴(kuò)展性和未來適應(yīng)性。
芯來科技推出“NearCycleModel”加速RISC-V仿真優(yōu)化
2025年7月，芯來科技在其最新的技術(shù)報(bào)告中介紹了“NearCycleModel”，一種基于SystemC的高效CPU建模技術(shù)，旨在優(yōu)化RISC-V處理器的仿真精度和性能。芯來科技建模工程師徐子泰在論壇中介紹，作為國(guó)內(nèi)領(lǐng)先的RISC-V子系統(tǒng)IP與SOC解決方案提供商，芯來科技自2018年成立以來，已在中國(guó)市場(chǎng)占據(jù)領(lǐng)先地位。
此次報(bào)告中，徐子泰分享了近似周期建模（NearCycleModel）的背景、構(gòu)建方法及其在性能分析中的應(yīng)用。傳統(tǒng)的RISC-V仿真工具如QEMU、Spke和Gem5雖然各有優(yōu)勢(shì)，但存在精度不足和自定義指令支持差的問題。為了解決這些痛點(diǎn)，芯來科技提出了基于指令集的TimingModel，將Cycle信息集成到仿真中，顯著提高了仿真精度，使得軟件性能評(píng)估更為精準(zhǔn)。
報(bào)告還詳細(xì)介紹了如何通過Profiling技術(shù)對(duì)熱點(diǎn)函數(shù)進(jìn)行性能分析，并利用自定義指令加速程序優(yōu)化。例如，通過將AES加解密程序中的熱點(diǎn)函數(shù)進(jìn)行優(yōu)化后，CPU占用率大幅降低，從而提升了整體性能。此外，芯來科技的模型還支持與第三方虛擬平臺(tái)（VP）的無縫集成，用戶能夠根據(jù)需求快速定制和部署仿真配置。
此次技術(shù)的推出，將為RISC-V處理器開發(fā)者提供更高精度的仿真工具，進(jìn)一步推動(dòng)了RISC-V架構(gòu)在全球范圍內(nèi)的應(yīng)用推廣。
提速RISC-V指令開發(fā)，晶心科技推出ACE框架與AndesCycle仿真器
晶心科技軟件工程師顏敬哲分享了如何利用ACE軟件框架和AndesCycle仿真器加速RISC-V自定義指令的開發(fā)。
顏敬哲首先介紹了ACE框架的概念，ACE框架旨在幫助開發(fā)者快速設(shè)計(jì)和實(shí)現(xiàn)適用于RISC-V架構(gòu)的定制化指令。通過ACE框架，開發(fā)者只需提供兩個(gè)設(shè)計(jì)文件即可生成相應(yīng)的硬件RTL代碼。這些定制指令能夠直接集成到編譯器中，簡(jiǎn)化了開發(fā)過程，提升了開發(fā)效率。
通過使用COPILOT代碼生成器，開發(fā)者不僅可以自動(dòng)化生成軟件部分的代碼，還能生成硬件部分的Verilog代碼，實(shí)現(xiàn)指令的硬件支持。ACE框架的這一設(shè)計(jì)極大地簡(jiǎn)化了硬件與軟件的集成過程。
此外，顏敬哲還展示了AndesCycle仿真器的功能，強(qiáng)調(diào)了其在性能分析方面的重要作用。AndesCycle能夠提供詳細(xì)的指令周期分析，幫助開發(fā)者識(shí)別和優(yōu)化性能瓶頸。仿真器不僅可以繪制出指令執(zhí)行的流水線圖，還能夠細(xì)致地展示熱點(diǎn)函數(shù)的性能數(shù)據(jù)，為開發(fā)者提供實(shí)時(shí)反饋。
在實(shí)際應(yīng)用案例中，顏敬哲提到了ByteDance在視頻編解碼中的擴(kuò)展指令集，以及在深度學(xué)習(xí)中的sigmoid函數(shù)加速。這些應(yīng)用表明，通過ACE框架與AndesCycle仿真器，開發(fā)者能夠在無需編寫Verilog代碼的情況下，評(píng)估和優(yōu)化指令性能，顯著提升處理速度。例如，在視頻編碼解碼任務(wù)中，使用定制的指令集可以提高4.5%的處理速度；在深度學(xué)習(xí)任務(wù)中，針對(duì)sigmoid函數(shù)的定制指令則帶來了39%的加速效果。
顏敬哲總結(jié)道，ACE框架與AndesCycle仿真器的結(jié)合，不僅提供了一種高效、簡(jiǎn)潔的開發(fā)流程，還能在設(shè)計(jì)早期階段就進(jìn)行詳細(xì)的性能評(píng)估，幫助開發(fā)者快速驗(yàn)證并優(yōu)化自定義RISC-V指令的執(zhí)行效率。他還表示，未來他們將繼續(xù)擴(kuò)展這一方案，支持更復(fù)雜的指令建模和性能優(yōu)化。
通過此次分享，顏敬哲展示了晶心科技在RISC-V指令開發(fā)領(lǐng)域的創(chuàng)新成果，以及其在推動(dòng)定制化指令開發(fā)中的技術(shù)優(yōu)勢(shì)。
123下一頁余下全文
楊德豪：基于事務(wù)的加速技術(shù)在RISC-V高速高質(zhì)量驗(yàn)證中的應(yīng)用
思爾芯軟件工程師楊德豪就“基于事務(wù)的加速技術(shù)在RISC-V高速高質(zhì)量驗(yàn)證中的應(yīng)用”這一主題進(jìn)行了深入的探討。他詳細(xì)介紹了如何運(yùn)用基于事務(wù)的加速技術(shù)（TBA）來提高RISC-V架構(gòu)的驗(yàn)證效率，特別是在面對(duì)高復(fù)雜度、高精度要求的驗(yàn)證過程中所面臨的挑戰(zhàn)和解決方案。
首先，楊德豪從RISC-V架構(gòu)的基本概況開始講起，分析了當(dāng)前仿真環(huán)境中存在的主要問題，尤其是微架構(gòu)設(shè)計(jì)和驗(yàn)證時(shí)的限制。他指出，隨著自定義指令和不同指令集架構(gòu)（ISA）的不斷增加，驗(yàn)證的規(guī)模和難度也在不斷提升。尤其在需要對(duì)內(nèi)存仿真結(jié)構(gòu)、時(shí)序、功耗以及芯片面積等方面進(jìn)行嚴(yán)格把控時(shí)，如何有效進(jìn)行驗(yàn)證成為了一大難題。
為了應(yīng)對(duì)這些挑戰(zhàn)，楊德豪介紹了RISC-V的開源驗(yàn)證工具——RVVI（RISC-V驗(yàn)證接口），并闡述了如何將其集成到基于事務(wù)的加速技術(shù)中。通過使用RVVI的接口，驗(yàn)證人員可以通過RVVI-Trace記錄通用寄存器的狀態(tài)，進(jìn)行自動(dòng)化比對(duì)，從而提升驗(yàn)證效率。
楊德豪強(qiáng)調(diào)，盡管RVVI框架在驗(yàn)證過程中發(fā)揮了重要作用，但其仍面臨一些性能瓶頸，例如生成trace和數(shù)據(jù)時(shí)的性能開銷，和軟件仿真器本身的性能限制。為此，基于事務(wù)的加速技術(shù)（TBA）應(yīng)運(yùn)而生，TBA可以通過減少數(shù)據(jù)交互的周期，顯著提升驗(yàn)證效率。通過將多個(gè)數(shù)據(jù)周期合并為一個(gè)事務(wù)，TBA能夠加速驗(yàn)證過程，縮短驗(yàn)證時(shí)間，并有效提升硬件的測(cè)試吞吐量。
在展示了TBA的具體應(yīng)用后，楊德豪進(jìn)一步解釋了該技術(shù)如何通過提升測(cè)試效率，減少不必要的時(shí)間開銷，幫助工程師更快完成仿真任務(wù)。此外，TBA與虛擬原型的結(jié)合，也能加速軟硬件的協(xié)同設(shè)計(jì)，提高開發(fā)效率，尤其是在系統(tǒng)級(jí)自動(dòng)仿真環(huán)境的構(gòu)建過程中，幫助SOC（系統(tǒng)芯片）設(shè)計(jì)完成更快速的驗(yàn)證。
通過與RVVI和TBA技術(shù)的結(jié)合，楊德豪展示了該技術(shù)如何有效提升RISC-V架構(gòu)驗(yàn)證的準(zhǔn)確性和效率。他還提到，在實(shí)際的驗(yàn)證案例中，使用RVVI技術(shù)可以在純軟件仿真環(huán)境中實(shí)現(xiàn)高達(dá)60%的性能提升，顯著縮短了測(cè)試所需的時(shí)間。
楊德豪的分享還強(qiáng)調(diào)了思爾芯公司在數(shù)字前端驗(yàn)證工具領(lǐng)域的技術(shù)積累與創(chuàng)新。公司通過20多年的深耕，已成為全球領(lǐng)先的功能驗(yàn)證和數(shù)字前端解決方案提供商。公司目前已為全球600多個(gè)客戶提供服務(wù)，并且在硅谷、首爾、上海、西安等地設(shè)有研發(fā)中心。
此次技術(shù)分享不僅為業(yè)界提供了關(guān)于如何通過先進(jìn)的加速技術(shù)優(yōu)化RISC-V驗(yàn)證過程的寶貴經(jīng)驗(yàn)，同時(shí)也為今后的微架構(gòu)驗(yàn)證工作提供了新的思路和技術(shù)支持。
范宇杰：RISC-V驗(yàn)證工具STING的應(yīng)用與挑戰(zhàn)
隨著RISC-V架構(gòu)在高性能計(jì)算（HPC）和人工智能（AI）領(lǐng)域的迅猛發(fā)展，如何有效地進(jìn)行RISC-V芯片的驗(yàn)證已經(jīng)成為了芯片開發(fā)過程中的一項(xiàng)重大挑戰(zhàn)。新思科技應(yīng)用工程師范宇杰詳細(xì)介紹了如何借助RISC-V隨機(jī)測(cè)試生成器（STING）來解決HPC驗(yàn)證中的一系列難題。
在RISC-V的HPC應(yīng)用領(lǐng)域，隨著計(jì)算復(fù)雜度的增加，驗(yàn)證工作面臨的困難也越來越多。范宇杰指出，在RISC-V的多核和系統(tǒng)級(jí)驗(yàn)證中，涉及的驗(yàn)證任務(wù)往往需要在不同層級(jí)的硬件架構(gòu)中進(jìn)行協(xié)調(diào)，這不僅需要保證指令集架構(gòu)（ISA）的穩(wěn)定性，還要處理多核一致性、內(nèi)存一致性等問題。此外，虛擬化技術(shù)在RISC-V中的應(yīng)用，也使得調(diào)試過程變得更加復(fù)雜，尤其是在定位軟件層次的bug時(shí)，常常需要花費(fèi)數(shù)月時(shí)間才能最終解決問題。
STING工具的優(yōu)勢(shì)
為了應(yīng)對(duì)這些驗(yàn)證挑戰(zhàn)，STING工具作為一款高效的測(cè)試生成器，提供了強(qiáng)大的系統(tǒng)級(jí)驗(yàn)證功能。STING能夠支持多核架構(gòu)，并配置整個(gè)系統(tǒng)的地址空間、緩存層級(jí)等參數(shù)。范宇杰介紹，STING通過在底層隨機(jī)生成測(cè)試場(chǎng)景，可以在較短的時(shí)間內(nèi)對(duì)復(fù)雜的硬件進(jìn)行驗(yàn)證，從而加速驗(yàn)證過程。STING所生成的測(cè)試場(chǎng)景，不僅支持對(duì)指令集的擴(kuò)展進(jìn)行驗(yàn)證，還能模擬多種復(fù)雜的異常場(chǎng)景，極大地提高了驗(yàn)證的覆蓋面和準(zhǔn)確性。
STING的另一個(gè)突出特點(diǎn)是其可以將驗(yàn)證場(chǎng)景轉(zhuǎn)換為二進(jìn)制文件，用戶可以在不同平臺(tái)上進(jìn)行驗(yàn)證復(fù)現(xiàn)，這對(duì)于硬件驗(yàn)證中難以重復(fù)的bug復(fù)現(xiàn)尤為重要。通過這種方法，驗(yàn)證團(tuán)隊(duì)能夠在多個(gè)平臺(tái)間快速定位問題，并減少調(diào)試時(shí)間。
通過結(jié)合STING和ImperasDV工具，范宇杰展示了一個(gè)完整的驗(yàn)證流程。STING不僅能生成高質(zhì)量的測(cè)試數(shù)據(jù)，還能夠在測(cè)試后進(jìn)行精確的錯(cuò)誤檢查，這使得在HPC系統(tǒng)驗(yàn)證中，發(fā)現(xiàn)并解決微架構(gòu)級(jí)bug變得更加高效。在客戶應(yīng)用中，STING成功發(fā)現(xiàn)了多個(gè)微架構(gòu)級(jí)bug，包括EPU和MMU等模塊的問題，為RISC-V芯片的驗(yàn)證提供了有力的支持。
在芯片驗(yàn)證過程中，STING工具無疑為RISC-V驗(yàn)證提供了一個(gè)強(qiáng)有力的解決方案。通過精確的系統(tǒng)級(jí)驗(yàn)證和高效的測(cè)試生成，STING不僅能夠解決RISC-V在HPC領(lǐng)域面臨的驗(yàn)證難題，還能幫助開發(fā)團(tuán)隊(duì)加速驗(yàn)證進(jìn)程，提升產(chǎn)品的穩(wěn)定性和可靠性。隨著RISC-V技術(shù)的不斷發(fā)展，像STING這樣的驗(yàn)證工具必將成為芯片開發(fā)中不可或缺的利器。
范宇杰的分享為在場(chǎng)的技術(shù)人員提供了寶貴的經(jīng)驗(yàn)，并展示了如何通過創(chuàng)新的驗(yàn)證工具推動(dòng)RISC-V技術(shù)在高性能計(jì)算和人工智能領(lǐng)域的廣泛應(yīng)用。
首頁上一頁123下一頁余下全文
Hamid：RISC-VMMU虛擬化與監(jiān)控程序操作驗(yàn)證技術(shù)
在現(xiàn)代計(jì)算架構(gòu)中，內(nèi)存管理單元（MMU）對(duì)于虛擬化技術(shù)及其在CPU和SoC平臺(tái)上的應(yīng)用起著至關(guān)重要的作用。為確保RISC-V處理器在虛擬化環(huán)境中的穩(wěn)定性和高效性，BrekerVerificationSystem創(chuàng)始人,CTO,AdnanHamid提供了一系列針對(duì)RISC-VMMU和監(jiān)控程序（Hypervisor）操作的驗(yàn)證技術(shù)。
MMU（內(nèi)存管理單元）在現(xiàn)代計(jì)算機(jī)架構(gòu)中是不可或缺的。其主要功能包括：
擴(kuò)展內(nèi)存使用：MMU允許軟件使用超出物理內(nèi)存的虛擬內(nèi)存，提升了系統(tǒng)的靈活性。
內(nèi)存碎片管理：通過虛擬化內(nèi)存，MMU能夠有效管理內(nèi)存碎片問題，優(yōu)化內(nèi)存的使用。
內(nèi)存訪問隔離：MMU為各個(gè)進(jìn)程提供內(nèi)存訪問隔離，避免因內(nèi)存沖突導(dǎo)致程序出錯(cuò)或數(shù)據(jù)混亂。
在虛擬內(nèi)存系統(tǒng)中，每個(gè)程序使用虛擬地址（VA），這些地址需要通過頁表轉(zhuǎn)換為物理地址（PA）。為了降低內(nèi)存占用，RISC-V處理器采用多級(jí)頁表查找機(jī)制。通過多級(jí)頁表的設(shè)計(jì)，能夠減少內(nèi)存的整體使用。而在這個(gè)過程中，TLB（TranslationLookasideBuffer）緩存了常用的頁表項(xiàng)，以提高地址轉(zhuǎn)換的效率。當(dāng)頁表映射發(fā)生變化時(shí)，軟件需要管理TLB的刷新操作，確保系統(tǒng)的高效運(yùn)行。
RISC-V平臺(tái)的MMU與監(jiān)控程序支持兩階段地址轉(zhuǎn)換：首先，虛擬地址會(huì)被轉(zhuǎn)換為來賓物理地址（GPA），接著被進(jìn)一步轉(zhuǎn)換為實(shí)際的物理地址（PA）。這種兩級(jí)轉(zhuǎn)換架構(gòu)對(duì)于虛擬化系統(tǒng)至關(guān)重要，能夠確保來賓操作系統(tǒng)的地址與主機(jī)系統(tǒng)的地址完全隔離。
為確保RISC-V處理器在虛擬化環(huán)境下的穩(wěn)定性和可靠性，Breker驗(yàn)證系統(tǒng)公司提出了詳細(xì)的驗(yàn)證計(jì)劃。驗(yàn)證過程包括：
設(shè)置權(quán)限級(jí)別：測(cè)試不同權(quán)限模式下的地址轉(zhuǎn)換操作。
單級(jí)與雙級(jí)地址轉(zhuǎn)換測(cè)試：包括虛擬地址分配、頁表映射、內(nèi)存操作等。
頁表項(xiàng)標(biāo)志驗(yàn)證：確保所有頁表項(xiàng)在不同操作模式下都能夠正確處理。
通過一系列實(shí)際測(cè)試，驗(yàn)證了MMU在RISC-V平臺(tái)上的表現(xiàn)。測(cè)試內(nèi)容涵蓋了單級(jí)和雙級(jí)地址轉(zhuǎn)換，模擬了頁故障、TLB刷新等場(chǎng)景，并確保了所有可能的錯(cuò)誤和故障都能被檢測(cè)到。例如，針對(duì)“來賓頁故障”和“主機(jī)頁故障”的處理，測(cè)試了頁表項(xiàng)標(biāo)志的正確性，并驗(yàn)證了是否在需要時(shí)觸發(fā)頁故障。
測(cè)試失敗后的調(diào)試過程十分重要。通過強(qiáng)大的調(diào)試工具，Breker系統(tǒng)能夠分析失敗任務(wù)的內(nèi)存地址和相關(guān)數(shù)據(jù)，幫助開發(fā)者快速定位問題并進(jìn)行修復(fù)。此外，系統(tǒng)還提供了覆蓋分析工具，確保所有測(cè)試路徑都得到了有效驗(yàn)證，極大地提升了測(cè)試的完整性和可靠性。
BrekerVerificationSystem的這一套解決方案，不僅確保了RISC-VMMU的高效性能，同時(shí)為虛擬化環(huán)境中的內(nèi)存管理和操作系統(tǒng)安全提供了堅(jiān)實(shí)的基礎(chǔ)。這些驗(yàn)證技術(shù)在多個(gè)商業(yè)RISC-V部署中得到了成功應(yīng)用，進(jìn)一步推動(dòng)了RISC-V架構(gòu)在現(xiàn)代計(jì)算機(jī)系統(tǒng)中的普及與應(yīng)用。
隨著虛擬化技術(shù)的不斷發(fā)展，內(nèi)存管理單元的驗(yàn)證工作變得愈發(fā)重要。BrekerVerificationSystem憑借其領(lǐng)先的測(cè)試技術(shù)，為RISC-V平臺(tái)的內(nèi)存管理和虛擬化操作提供了強(qiáng)有力的保障，助力RISC-V架構(gòu)在全球范圍內(nèi)的應(yīng)用和發(fā)展。
解壁偉：開源EDA與RISC-V芯片設(shè)計(jì)的創(chuàng)新探索
中國(guó)科學(xué)院計(jì)算所副研究員解壁偉為與會(huì)者帶來了關(guān)于“基于開源EDA和開源IP的RISC-V芯片設(shè)計(jì)解決方案”的報(bào)告。解壁偉深入探討了開源技術(shù)如何推動(dòng)RISC-V芯片設(shè)計(jì)的革命，并分享了他團(tuán)隊(duì)的實(shí)踐成果與未來規(guī)劃。
解壁偉首先介紹了開源芯片設(shè)計(jì)的背景及其發(fā)展趨勢(shì)。他強(qiáng)調(diào)，開源技術(shù)是支撐整個(gè)產(chǎn)業(yè)繁榮的關(guān)鍵保障，尤其是在RISC-V芯片設(shè)計(jì)領(lǐng)域。與傳統(tǒng)的商業(yè)EDA工具相比，開源工具不僅大幅降低了設(shè)計(jì)成本，還為芯片的定制化提供了更大的靈活性和自由度。通過使用開源EDA工具，設(shè)計(jì)人員能夠更加高效地進(jìn)行芯片設(shè)計(jì)和優(yōu)化，甚至能夠在更低的門檻下實(shí)現(xiàn)芯片設(shè)計(jì)和驗(yàn)證。
解壁偉回顧了自2018年起，團(tuán)隊(duì)在開源芯片設(shè)計(jì)領(lǐng)域的探索歷程。他提到，盡管開源EDA工具的設(shè)計(jì)水平目前仍不及商業(yè)EDA工具，但在開源平臺(tái)上實(shí)現(xiàn)的芯片設(shè)計(jì)不僅完全可復(fù)現(xiàn)，還能為社區(qū)貢獻(xiàn)更多的創(chuàng)新性成果。通過不斷替換商業(yè)工具和IP，團(tuán)隊(duì)已成功實(shí)現(xiàn)了基于開源工具的高效設(shè)計(jì)流程，且隨著時(shí)間的推移，這些工具的性能和效率持續(xù)提升。
國(guó)際社區(qū)在開源芯片設(shè)計(jì)方面也取得了顯著進(jìn)展。解壁偉特別提到了2021年，國(guó)際上首次推出開源芯片設(shè)計(jì)工具和IP，這一進(jìn)展標(biāo)志著開源EDA工具在芯片設(shè)計(jì)中的應(yīng)用邁出了關(guān)鍵步伐。隨著RISC-V生態(tài)的興起，開源芯片設(shè)計(jì)開始獲得更多的關(guān)注和應(yīng)用，尤其是在歐洲和日本，開源芯片的推動(dòng)力度逐漸增大，標(biāo)志著全球范圍內(nèi)芯片設(shè)計(jì)自由化和自主化的趨勢(shì)。
值得一提的是，解壁偉團(tuán)隊(duì)在開源EDA工具的使用上，嘗試采用AI技術(shù)和智能算法優(yōu)化設(shè)計(jì)效率。例如，通過自動(dòng)化搜索最優(yōu)參數(shù)并生成芯片代碼和版圖，大大提高了設(shè)計(jì)效率。此外，團(tuán)隊(duì)還通過對(duì)開源EDA工具進(jìn)行定制化改進(jìn)，以更好地適應(yīng)不同芯片設(shè)計(jì)的需求。這一系列的創(chuàng)新工作，不僅為RISC-V生態(tài)的開源設(shè)計(jì)模式提供了堅(jiān)實(shí)基礎(chǔ)，還在全球范圍內(nèi)推動(dòng)了開源芯片技術(shù)的發(fā)展。
解壁偉也分享了團(tuán)隊(duì)的未來規(guī)劃。他們希望通過進(jìn)一步集成開源EDA工具、IP和PDK，搭建一個(gè)基于云平臺(tái)的集成開發(fā)環(huán)境（IDE），讓更多的設(shè)計(jì)人員能夠在云端或本地便捷地使用這些開源工具進(jìn)行芯片設(shè)計(jì)。通過這種方式，團(tuán)隊(duì)計(jì)劃進(jìn)一步降低芯片設(shè)計(jì)的門檻，并使更多的創(chuàng)新能夠走向市場(chǎng)。
最后，解壁偉總結(jié)道，開源芯片設(shè)計(jì)雖然面臨諸多挑戰(zhàn)，但隨著技術(shù)的不斷進(jìn)步和社區(qū)的積極參與，未來開源芯片將成為主流設(shè)計(jì)方式之一。他相信，在不久的將來，RISC-V生態(tài)將成為全球芯片設(shè)計(jì)領(lǐng)域的重要組成部分，推動(dòng)整個(gè)行業(yè)向更加開放、自由的方向發(fā)展。
首頁上一頁123余下全文
免責(zé)聲明：本文內(nèi)容由開放的智能模型自動(dòng)生成，僅供參考。
網(wǎng)站信息
